삼성, 업계 최초 '12단 3D-TSV 패키징' 기술 개발

고용량·고대역폭 메모리 적용 예정...초격차 기술로 'AI·HPC' 분야 선도

삼성전자가 업계 최초로 12단 3D-TSV 기술을 개발하고, 패키징 분야에서 초격차를 이어간다.

7일 삼성전자는 12단 3D-TSV(3D-Through Silicon Via) 패키징 기술을 개발하고, 이를 적용한 24기가바이트(GB) 용량의 고대역폭 메모리(High Bandwidth Memory·HBM) 제품을 출시할 계획이라고 밝혔다.

'3D-TSV'와 '와이어본딩' 패키징 기술 비교. (사진=삼성전자)

3D-TSV(3차원 실리콘 관통전극)는 기존의 와이어 본딩(반도체 기판 위에 올려진 칩의 접점과 기판의 접점을 가는 금선을 사용해 연결하는 공정) 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 게 특징이다.

삼성전자가 이번에 개발한 12단 3D-TSV는 금선(와이어)을 이용해 칩을 연결하는 기존 패키징 기술과 달리 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수 마이크로미터(㎛) 직경의 실리콘 관통전극(전자 이동 통로) 6만개를 만들어 오차 없이 연결하는 첨단 기술이다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 만큼 고도의 정밀성이 요구된다. 기존 8단 적층 고대역폭 메모리2(HBM2) 제품과 동일한 패키지 두께(720㎛)를 유지하면서도 12개의 D램 칩을 적층해 별도의 시스템 디자인 변경 없이 고성능의 차세대 고용량 제품을 출시할 수 있다.

예컨대 이 기술을 16기가비트(Gb) 용량의 D램 칩에 적용하면 업계 최대 용량인 24GB 용량의 HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

백홍주 삼성전자 DS부문 TSP총괄 부사장은 "인공지능(Artificial Intelligence·AI), 자율주행, HPC(High Performance Computing) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"며 "기술의 한계를 극복한 혁신적인 12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"고 강조했다.