수볼타, "칩 전력소모 절반이하" 실현

미국 실리콘밸리에 위치한 수볼타(SuVolta)가 지난 6일(현지시간) 칩의 성능변화 없이 전력소모량은 절반 이상 줄여주는 ‘파워슈링크(Power Shrink 전력저감) 저전력 플랫폼’을 발표했다.

씨넷,월스트리트저널 등은 6일(현지시간) 실리콘밸리 소재 수볼타가 날로 미세화되고 있는 수백만 개 이상의 트랜지스터를 갖춘 칩 작동시 필요한 다양한 전압을 줄여주는 플랫폼을 내놓았다고 보도했다.

이 회사는 다양한 전압 수준을 조절하는 기술을 활용해 전력누출양을 기존 칩의 5분의 1로 줄일 수 있었다고 설명했다.

주목할 만 한 점은 수볼타의 플랫폼이 기존에 사용되는 상보성금속산화물반도체(CMOS) 기반 프로세서에 적용될 수 있다는 것이다. 보도에 따르면 스콧 톰슨 수볼타 최고기술책임자(CTO)는 “평면 벌크 CMOS기술의 지속적인 스케일링의 가능성을 발전시키는 기술플랫폼을 업계에 제공할 것”이라고 말했다. 수볼타는 지난 달 인텔이 발표한 22나노미터공정에서 사용되는 트라이게이트라 불리는 3D 트랜지스터 구조에 대해 최고의 전력효율성을 낼 수 있는 기술이라고 평가했다.

인텔은 트라이게이트가 22nm 공정기술에 기반해 전력소모량을 32nm 프로세서 대비 37%가량 줄일 수 있다고 말했다.